5.13 Classification of Digital ICs
1. Tujuan
- Menjelaskan Input Sinkron dan Asinkron
- Menjelaskan fungsi flip-flop
- Dapat mensimulasikan rangkaian flip-flop
2. Alat dan Bahan 1. Batterai
Baterai merupakan sebuah alat yang mrngubah energi kimia yang tersimpan menjadi energi listrik.
JK Flip Flop(JK FF) adalah suatu perangkat FF yang memiliki dua input (J
dan K).
Datasheet IC 74111 :
3. Dasar Teori
Kebanyakan
flip-flop memiliki input sinkron dan asinkron. Input sinkron adalah yang efek
pada output flip-flop disinkronkan dengan input jam. Input R, S, J, K dan D
semuanya masukan sinkron. Input asinkron adalah input yang beroperasi secara
independen dari sinkron masukan dan sinyal jam masukan. Ini sebenarnya menimpa
masukan karena statusnya menggantikan status dari semua input sinkron dan juga
input jam. Mereka memaksa keluaran flip-flop untuk pergi ke yang telah
ditentukan status terlepas dari status logika input sinkron. Input PRESET dan
CLEAR adalah contoh masukan asinkron. Saat aktif, input PRESET dan CLEAR
menempatkan flip-flop Q keluaran masing-masing dalam status '1' dan '0'.
Biasanya, ini adalah input LOW yang aktif. Saat diinginkan bahwa fungsi
flip-flop sesuai dengan status input sinkronisnya, input asinkron disimpan dalam
keadaan tidak aktif mereka. Juga, kedua input asinkron, jika tersedia pada flip-flop
tertentu, tidak dibuat aktif secara bersamaan.
Simbol JK Flip flop
4. Prosedur Percobaan
Siapkan alat dan bahan pada library proteus, komponen yang dibutuhkan pada rangkaian
Rangkai setiap komponen
Ubah spesifikasi komponen sesuai kebutuhan
Jalankan simulasi rangkaian
5. Rangkaian Simulasi
Prinsip Kerja :
Pada j-k flip-flop terdapat 3 masukan yaitu ck,j,dan k. dengan 2 output yaitu Q'dan Q dimana logika pada output akan berubah jika pada clock terjadi detak yang mengakibatkan terjadi perubahan pada keluarannya / outputnya, dimana jika mode operasi NC dimana masukan J dan k bernilai 0, maka pada output Q'danQ tidak terjadi perubahan. dan pada mode reset atau j berlogika 0 dan k berlogika 1 maka pada output Q' berlogika 1 dan Q berlogika 0. pada set atau j berlogika 1 dan k berlogika 0 maka output Q berlogika 1 dan Q' berlogika 0, pada mode togel yang dimana j berlogika 1 dan k berlogika 1 sehingga output mengeluarkan output yang berlawana pada setiap masukan atau detak pada ck.
6. Vidio Simulasi
7. Download File
Download HTML
Download file proteus klik Download datasheet 74111 klik
8. Example
1) Apa yang dimaksud dengan input sinkron?
Jawab : Input sinkron adalah yang efek pada output flip-flop disinkronkan dengan input jam.
2) Apa yang dimaksud dengan input asinkron?
Jawab : input yang beroperasi secara independen dari sinkron masukan dan sinyal jam masukan.
9. Problem
1)
10. Multiple Choice
1) Yang bukan merupkan Input masukkan sinkron ?
a. R
b. S
c. J
d. K
e. M
Jawab : e. M
Tidak ada komentar:
Posting Komentar